Systemverilog SystemVerilog｜基本回路のサンプルコード
田中太郎 SystemVerilogのサンプルコード集です Dフリップフロップ module dff #( parameter BIT_WIDTH = 9 )( input clk, input rst_n, input in_data, ...
Systemverilog
Systemverilog Systemverilog 【IcarusVerilog】iverilogのコマンドラインオプション
田中太郎 IcarusVerilogのコンパイルコマンド「iverilog」のよく使うコマンドラインオプションを紹介します iverilogのコマンドラインオプション オプション内容-o <File名>コンパイル済みファイルの名前を（デフォ...
Linux オープンソースでVerilogの開発環境作成
田中太郎 オープンソースソフトウェア（ＯＳＳ）を使ってlinux上にverilogの開発環境(コンパイル/シミュレーション)を作成します はじめに HDL（ハードウェア言語）を自宅で学習するためオープンソースで開発環境を整備しました コンパ...
Systemverilog VHDL vs Systemverilog 演算子の対応関係
田中太郎 VHDL とSystemverilogの演算子の対応関係を調べていくよ！ 対応表 動作VHDLSV算術加算++算術減算−−算術乗算∗∗算術割算//あまりmod％商remNAべき乗∗∗∗∗絶対値absNA等号===等しくない/=!=...