スポンサーリンク
Systemverilog

SystemVerilog|parameterで型を上書きする

田中太郎 parameterでビット幅や定数を上位階層で変更するのは一般的ですが データ型も変更できます サンプルコード まずはparameterを上書きしないでみます module tb; bit cl...
Systemverilog

SystemVerilog|bindのparameterについて考える

田中太郎 bindのparameterを使用します 使い方 bind <A> <B> #( .<Bのパラメータ>(値) ) <bind名> ( .<Bのポ...
Systemverilog

SystemVerilog|bindについて考える

田中太郎 モニタやチェッカをテストベンチを接続するとき、しばしばbindを使用します bindの使い方について考えていきます サンプルコード テストベンチ、モニタ、DUTから構成されています DUTとモニタをテス...
Systemverilog

SystemVerilog|taskでモニタを作成する

田中太郎 モニタを作成します 期待値は今回は省略して、値を標準出力するだけです 構成 DUTとテストベンチに分けて説明します カウンタ回路 今回モニタする回路です リセットで初期化(0)するカ...
Systemverilog

SystemVerilog|fork/join, join_none, join_anyについて考える

田中太郎 fork-join/join_none/join_anyについて考えます forkでプロセスの並列実行 forkを使うことでプロセスを並列に実行できます 3種類あるのでそれぞれ紹介します fork/jo...
Systemverilog

SystemVerilog|移動平均フィルタの実装

田中太郎 移動平均フィルタを実装しました 仕様 3x1の水平移動平均フィルタです(1/4-1/2-1/4) 画像の水平両端では注目画素を出力します top.sv main.svとctrl.svをイン...
Systemverilog

SystemVerilog|メディアンフィルタの実装

田中太郎 メディアンフィルタ回路を実装して画像データに実行しました 全体構成 BMPの画像に3×1のメディアンフィルタをかけてresult.bmpの名前で保存します 画像データをテストベンチで読み込み回路に与えます ...
Systemverilog

SystemVeilog|画像処理回路とテストベンチ

田中太郎 画像を入力して回路で処理し、出力を画像に直すまでを行うテストベンチを作成しました 概要 BMP画像をテストベンチに与えると、8ビットのデータに変換して1クロック毎に回路に与える 回路は画像データを2値化して出...
Systemverilog

SystemVerilog|BMPファイルを2値化する

BMPファイルを読み込んで2値化して保存します サンプルコード グレースケールのBMPファイルを読み込み、同じ画像サイズで保存します IMG_H,IMG_Wで画像の高さ、幅を指定しています module tb;...
Systemverilog

SystemVerilog|BMPファイルを読み込む

田中太郎 SystemVerilogを使用してBMPファイル(バイナリファイル)を読み込みます BMPファイルを読み込む BMPファイルはヘッダー、インフォ、カラーバレット(ない場合も)、画素データからなります 詳しい...
スポンサーリンク
タイトルとURLをコピーしました