スポンサーリンク
Systemverilog

SystemVerilog|動的配列を使用する

田中太郎 動的配列を使ってみます 動的配列とは 配列を作成するとき、要素数は定義時に決定します int data; 動的配列はシミュレーション中に要素数を決定できます data = new; 配列の要...
Systemverilog

SystemVerilog|【inside】右辺に左辺が含まれるか

田中太郎 insideの使い方についてまとめます 使い方 <要素>が<要素群>に含まれていれば1、それ以外は0を返す <要素> inside <要素群> サンプルコ...
Systemverilog

SystemVerilog|【連想配列】キーで指定する配列ついて考える

田中太郎 連想配列(associative array)についてまとめます 連想配列のmethod <key_type>は連想配列のキーの型です method 内容引数戻り値a.num()aの要素数を返すな...
Systemverilog

SystemVerilog|【Queue】キューについて考える

田中太郎 キューのmethod(組み込みfunction/task)についてまとめます Queueのmethod <queue_type>は、定義したキューの型です例)int q = {1, 2, 3, 4}; // ...
Systemverilog

SystemVerilog|【enum】列挙型について考える

田中太郎 enumのmethod(組み込みfunction/task)ついてまとめます enumのmethod method 内容引数戻り値a.first()aを定義するenumの最初の値を返すなしenuma.last()a...
Systemverilog

SystemVerilog|【string】文字列操作について考える

田中太郎 stringのmethod(組み込みfunction/task) についてまとめます string型のmethod method 内容引数戻り値a.len()aの長さを返すなしinta.putc(<位置&gt...
Systemverilog

SystemVerilog|パラレルシリアル変換回路

田中太郎 パラシリ変換回路を作ります サンプルコード initの立ち上がりで入力されたパラレルデータをシリアルデータに変換します sample.sv module sample #( parameter ...
Systemverilog

SystemVerilog|カウンタ回路を作成する

田中太郎 3ビットカウンタを作成します 仕様 リセットで初期化して1クロックごとに1カウントアップします サンプルコード サンプルコードです sample.sv module sample #( ...
Systemverilog

SystemVerilog|classでモニタを作成する

田中太郎 クラスを使ってモニタを作成します はじめに classでモニタを作成するとextendsで継承できるので流用性が高くなります 今回はベースとなるシンプルなモニタクラスを作成します 構成 インターフ...
Systemverilog

SystemVerilog|interfaceについて考える

田中太郎 interfaceの使い方について考えます サンプルコード interfaceを使用したサンプルコードです このあとに解説があります sample1.sv interface i_dut_t; /...
スポンサーリンク
タイトルとURLをコピーしました