Systemverilog SystemVeilog｜画像処理回路とテストベンチ
田中太郎画像を入力して回路で処理し、出力を画像に直すまでを行うテストベンチを作成しました概要BMP画像をテストベンチに与えると、8ビットのデータに変換して1クロック毎に回路に与える回路は画像データを2値化して出力する出力データが有効のときは...
Systemverilog 
Systemverilog SystemVerilog｜BMPファイルを2値化する
BMPファイルを読み込んで2値化して保存しますサンプルコードグレースケールのBMPファイルを読み込み、同じ画像サイズで保存しますIMG_H,IMG_Wで画像の高さ、幅を指定していますmodule tb; localparam IMG_H =...
Systemverilog SystemVerilog｜BMPファイルを読み込む
田中太郎SystemVerilogを使用してBMPファイル（バイナリファイル）を読み込みますBMPファイルを読み込むBMPファイルはヘッダー、インフォ、カラーバレット（ない場合も）、画素データからなります詳しい内容はここでは割愛します下記の...
Systemverilog SystemVerilog｜taskの引数の方向について考える
田中太郎taskの引数は一癖あります引数の方向（input/output/ref/inout）taskは引数の方向として以下を取ることができますinput：入力ouput：出力ref：参照inout：入出力上記のそれぞれを使用したサンプルコ...
Systemverilog SystemVerilog｜Enumでステートマシンを作成するを考える
田中太郎Enumを使用したステートマシンを作成しますEnumを使ったサンプルコードEnumを使ってステートマシン（FSM）を作成しましたIDLE, DO, DONE, ENDのステートを1サイクルごとに遷移してステートがDOになったとき1を...
Systemverilog SystemVerilog｜信号のエッジで初期化するカウンタ
田中太郎信号が最初に変化したときに初期値に戻るカウンタのサンプルコードですサンプルコードsample.sv1クロックで１カウントアップします最大値でホールドしますflagが0 -> 1に変化するとカウンタが初期化されますmodule sam...
C/C++ C言語｜コマンドライン引数について考える
田中太郎C言語でコマンドライン引数を使えるようにしますサンプルコードsample.cpp#include <stdio.h>#include <stdlib.h>int main(int argc, char *argv[]){ int a...
Systemverilog SystemVerilog｜テキストファイルに書き込む
田中太郎SystemVerilogでテキストファイルに値を書き込みますはじめにデバッグ用や期待値生成用に値をファイルに書き込みたいときがあります今回はSystemVerilogの機能を使用して値をテキストファイルに書き込んでみますサンプルコ...
Systemverilog SystemVerilog｜テキストファイルを読み込む
田中太郎SystemVerilogでテキストファイルを読み込むサンプルコードですはじめにテキストファイルに書いてある数字を読み込んでint型の変数に代入しますサンプルコードtext.txttext.txtに1行ずつ数字を書き込んでいきます0...
Systemverilog Packageについて考える SystemVerilog
田中太郎SystemVerilogのPackageについて考えていきますはじめにpackageで検証部品はひとまとめにすることで再利用性が上がりますサンプルコードを用いてpackageの使い方について解説しますサンプルコードと解説pkg.s...