Systemverilog SystemVerilog｜テキストファイルを読み込む
田中太郎 SystemVerilogでテキストファイルを読み込むサンプルコードです はじめに テキストファイルに書いてある数字を読み込んでint型の変数に代入します サンプルコード text.txt text.txtに1行ずつ数字を書き込ん...
Systemverilog 
Systemverilog Packageについて考える SystemVerilog
田中太郎 SystemVerilogのPackageについて考えていきます はじめに packageで検証部品はひとまとめにすることで再利用性が上がります サンプルコードを用いてpackageの使い方について解説します サンプルコードと解説...
Systemverilog SystemVerilog｜pure virtual について考える
田中太郎 pure virtualの意味について考えていきます はじめに UVMでpure virtualがついたfunction/taskがあったので、サンプルコードを作成して動作を確認しました pure virtualの動作をサンプルコ...
Systemverilog SystemVerilog｜virtual function/taskについて考える
田中太郎 たまに「vritual」がついたfunction/taskをみかけますが、動作の違いが不明だったので、試してみました はじめに UVMのコードを書いていると「virtural」型がついたfunction/taskをみかけます しら...
Systemverilog SystemVerilog｜classの使い方
田中太郎 class（クラス）の基本的な使い方を紹介します はじめに SystemVerilogではclass（クラス）を使用してオブジェクト指向的にコーデイングできます 論理合成対象のRTLではあまり使用しませんが、検証環境ではよく使用し...
Systemverilog ModelSim｜CUIからシミュレーション実行してVCDファイルを作成
田中太郎 ModelSimをCUI（コマンドライン）から実行してVCDファイルを作成します 実行環境 OS：Windows RTL：SystemVerilog（Verilogでも可） はじめに ModelSimはGUIを備えていますが、CU...
Linux zsh｜ifの条件式で正規表現を使用する
田中太郎 zshの正規表現についてまとめます はじめに zshで正規表現を使うことができます 例えば以下のように使用します str="hoge fuga" if ] then echo "1:Match" else echo "1:Unma...
Linux zsh｜ファイルを読み込む
田中太郎 zshでファイルを読み込みます 使い方 下記のように使用します cat <ファイル名> | while read i do <処理> done cat で標準出力したファイルを | (パイプ）で read に渡して1行ずつ i に...
Python Python｜タプルとリストの速度の違い
田中太郎 タプルとリストを作成するのにかかる時間を比較しました 使用するコード 下記のコードを使用してタプルとリストの作成速度を比較します タプル def func1(cnt_max): for i in range(cnt_max): t...
Python Python｜Numpyと標準関数の実行速度を比較
田中太郎 数値計算でよく用いられるnumpyとPythonに標準に搭載されている標準関数の実行速度を比較してみます 比較するもの numpyの関数 numpy.max() とpython標準関数の max() を比較していきます 使用したコ...