Systemverilog SystemVerilog|文法サンプルコードまとめ 田中太郎 サンプルです module module(Verilogの回路の単位)を作成します 基本 module sample( input clk, input rst_b, input din, output logic dout );... 2021.06.04 Systemverilog
Systemverilog SystemVerilog|シミュレーションで実行時に引数を与える~$value$plusargs~ 田中太郎 RTLをテストするときの入力データをテストファイルに書き込むのではなく シミュレーション実行時に引数として渡してみました サマリ DUTに与える入力データをちょい編したいとき、 テストファイル書き換え→コンパイル→シミュレーション... 2021.05.31 Systemverilog
Systemverilog SystemVerilog|コンパイル後にテストを切り替える~$test$plusargs~ 田中太郎 SystemVerilogではコンパイル後に値を代入することができます その機能を応用して、コンパイル後にテストを入れ替えます サマリ テストファイルが大量にあるとき、DUT、テストベンチを何度もコンパイルすることになります そこ... 2021.05.30 Systemverilog
Systemverilog SystemVerilog|画像データの二値化 田中太郎 画像データを二値化するSystemVerilogのサンプルコードです サンプルコード 仕様 ・ビット幅を変更可能 ・閾値を変更可能 ・閾値以下だとALL 0、閾値を超えるとALL 1を返す ・サイクル数:1 RTL module ... 2021.04.20 Systemverilog
Systemverilog SystemVerilog|functionのautomatic/staticの違い 田中太郎 functionでautomaticで宣言したときとstaticで宣言したときの違いを解説します functionの使い方を知らない方はこちらから automatic/staticとは automatic/staticはfunct... 2021.04.18 Systemverilog
Systemverilog SystemVerilog|functionの使い方 田中太郎 SystemVerilogのfuctionの使い方を紹介します functionの基本的な使い方 functionは以下のように定義します(入力1と入力2を加算するfunction) function 関数名( input 入力1... 2021.04.17 Systemverilog
Systemverilog SystemVerilog|基本回路のサンプルコード 田中太郎 SystemVerilogのサンプルコード集です Dフリップフロップ module dff #( parameter BIT_WIDTH = 9 )( input clk, input rst_n, input in_data, ... 2021.03.27 Systemverilog
Systemverilog 【IcarusVerilog】iverilogのコマンドラインオプション 田中太郎 IcarusVerilogのコンパイルコマンド「iverilog」のよく使うコマンドラインオプションを紹介します iverilogのコマンドラインオプション オプション内容-o <File名>コンパイル済みファイルの名前を(デフォ... 2020.12.30 Systemverilog
Linux オープンソースでVerilogの開発環境作成 田中太郎 オープンソースソフトウェア(OSS)を使ってlinux上にverilogの開発環境(コンパイル/シミュレーション)を作成します はじめに HDL(ハードウェア言語)を自宅で学習するためオープンソースで開発環境を整備しました コンパ... 2020.12.27 LinuxSystemverilog
Systemverilog VHDL vs Systemverilog 演算子の対応関係 田中太郎 VHDL とSystemverilogの演算子の対応関係を調べていくよ! 対応表 動作VHDLSV算術加算++算術減算−−算術乗算∗∗算術割算//あまりmod%商remNAべき乗∗∗∗∗絶対値absNA等号===等しくない/=!=... 2020.04.13 SystemverilogVHDL